4FPGA工程师
Verilog语言设计/Verilog语法基础/数据类型的可综合性
写代码时哪些情况会意外综合出锁存器？怎么避免？
题目摘要
FPGA工程师面试题：写代码时哪些情况会意外综合出锁存器？怎么避免？重点考察锁存器（Latch）的意外生成机制，组合逻辑always块中不完整赋值的危害，以及工程中的规避手段。可结合先解释锁存器为什么会产生（根因），然后列举典型的代码写法陷阱，最后给出工程中行之有效的规避方法和代码示例来组织回答。
- 岗位方向：FPGA工程师
- 所属章节：Verilog语言设计
- 当前小节：数据类型的可综合性
- 考察重点：锁存器（Latch）的意外生成机制，组合逻辑always块中不完整赋值的危害，以及工程中的规避手段。
- 作答建议：先解释锁存器为什么会产生（根因），然后列举典型的代码写法陷阱，最后给出工程中行之有效的规避方法和代码示例。
考察要点
锁存器（Latch）的意外生成机制，组合逻辑always块中不完整赋值的危害，以及工程中的规避手段。
答题思路
先解释锁存器为什么会产生（根因），然后列举典型的代码写法陷阱，最后给出工程中行之有效的规避方法和代码示例。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。