1FPGA工程师
Verilog语言设计/赋值语义/组合逻辑中的赋值选择
组合逻辑中，assign和always @(*)里的赋值有什么区别？
题目摘要
FPGA工程师面试题：组合逻辑中，assign和always @(*)里的赋值有什么区别？重点考察连续赋值（assign）与过程赋值（always块）在组合逻辑建模中的语法差异、适用场景和底层语义区别。可结合从三个维度对比回答： 1. 语法层面：赋值目标的信号类型不同（wire vs...
- 岗位方向：FPGA工程师
- 所属章节：Verilog语言设计
- 当前小节：组合逻辑中的赋值选择
- 考察重点：连续赋值（assign）与过程赋值（always块）在组合逻辑建模中的语法差异、适用场景和底层语义区别。
- 作答建议：从三个维度对比回答： 1. 语法层面：赋值目标的信号类型不同（wire vs reg）。 2. 语义层面：连续赋值是持续驱动，过程赋值是事件触发后执行。 3. 适用场景：什么时候该用哪种。
考察要点
连续赋值（assign）与过程赋值（always块）在组合逻辑建模中的语法差异、适用场景和底层语义区别。
答题思路
从三个维度对比回答： 1. 语法层面：赋值目标的信号类型不同（wire vs reg）。 2. 语义层面：连续赋值是持续驱动，过程赋值是事件触发后执行。 3. 适用场景：什么时候该用哪种。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。