2FPGA工程师
Verilog语言设计/always块与敏感列表/组合逻辑always块写法
组合逻辑always块里为什么必须用阻塞赋值？
题目摘要
FPGA工程师面试题：组合逻辑always块里为什么必须用阻塞赋值？重点考察阻塞赋值（=）与非阻塞赋值（<=）在组合逻辑中的语义差异，以及混用带来的仿真隐患。可结合先解释阻塞赋值的执行语义——顺序执行、立即更新，再说明为什么这恰好匹配组合逻辑的硬件行为，最后用反例说明非阻塞赋值在组合逻辑中会出...
- 岗位方向：FPGA工程师
- 所属章节：Verilog语言设计
- 当前小节：组合逻辑always块写法
- 考察重点：阻塞赋值（=）与非阻塞赋值（<=）在组合逻辑中的语义差异，以及混用带来的仿真隐患。
- 作答建议：先解释阻塞赋值的执行语义——顺序执行、立即更新，再说明为什么这恰好匹配组合逻辑的硬件行为，最后用反例说明非阻塞赋值在组合逻辑中会出什么问题。
考察要点
阻塞赋值（=）与非阻塞赋值（<=）在组合逻辑中的语义差异，以及混用带来的仿真隐患。
答题思路
先解释阻塞赋值的执行语义——顺序执行、立即更新，再说明为什么这恰好匹配组合逻辑的硬件行为，最后用反例说明非阻塞赋值在组合逻辑中会出什么问题。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。