2FPGA工程师
Verilog语言设计/always块与敏感列表/Latch的消除方法
组合逻辑的always块中，哪些写法会意外生成Latch？
题目摘要
FPGA工程师面试题：组合逻辑的always块中，哪些写法会意外生成Latch？重点考察if-else不完整、case缺少default、敏感列表不完整这三类典型Latch推断场景的识别能力。可结合逐一列举三种最常见的Latch推断场景，每种给出简短代码片段说明，让面试官看到你对代码细节的敏感...
- 岗位方向：FPGA工程师
- 所属章节：Verilog语言设计
- 当前小节：Latch的消除方法
- 考察重点：if-else不完整、case缺少default、敏感列表不完整这三类典型Latch推断场景的识别能力。
- 作答建议：逐一列举三种最常见的Latch推断场景，每种给出简短代码片段说明，让面试官看到你对代码细节的敏感度。
考察要点
if-else不完整、case缺少default、敏感列表不完整这三类典型Latch推断场景的识别能力。
答题思路
逐一列举三种最常见的Latch推断场景，每种给出简短代码片段说明，让面试官看到你对代码细节的敏感度。
这道题的参考答案包含了详细的分析和要点总结。点击下方按钮查看完整答案。
答案经过精心组织，帮助你建立系统化的知识框架。